(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202210317436.8 (22)申请日 2022.03.29 (71)申请人 南京广捷智能科技有限公司 地址 210012 江苏省南京市雨 花台区软件 大道170-1号4幢6层601室 (72)发明人 罗斌　 (74)专利代理 机构 江苏长德知识产权代理有限 公司 32478 专利代理师 周艺 (51)Int.Cl. G06V 10/94(2022.01) G06V 10/762(2022.01) G06V 10/764(2022.01) G06V 10/766(2022.01) G06V 10/82(2022.01)G06N 3/063(2006.01) G06N 3/04(2006.01) G06F 17/15(2006.01) G06F 17/18(2006.01) G06K 9/62(2022.01) (54)发明名称 基于FPGA的聚类算法的加速系统及其设计 方法 (57)摘要 本发明公开了基于FPGA的聚类算法的加速 系统， 连接R语言处理设备， R语言处理设备是基 于R语言处理大数据的软件； 基于FPGA的聚类算 法的加速系统包括R语言/FPGA专用接口模块和 FPGA处理模块， 其中， R语言/FPGA专用接口模块 用于连接FPGA处理模块以及R语言处理设备； 用 于在R语言处理设备和FPGA处理模块之间执行数 据处理或代码执行； 本发明通过一起使用硬件和 软件来提高大数据的处理速度并提高效率。 对于 经常引用的诸如搜索、 统计和排序之类的变量并 频繁执行相同的重复计算的过程通过FPGA处理 模块执行这些重复处理， 由于在FPGA处理模块中 执行诸如重复搜索和排序之类的处理， 有效的提 高R语言处理设备的处理效率， 降低数据处理的 总耗时。 权利要求书3页 说明书13页 附图17页 CN 114663738 A 2022.06.24 CN 114663738 A 1.一种基于FPGA的聚类算法的加速系 统， 其特征在于， 该基于FPGA的聚类算法的加速 系统连接R语言处 理设备， R语言处 理设备是基于R语言处 理大数据的软件； 基于FPGA的聚类算法的加速系统包括R语言/FPGA专用 接口模块和FPGA处理模块， 其 中， R语言/FPGA专用接口模块用于连接FPGA处理模块以及R语言处理设备； 用于在R语言处 理设备和FPGA处 理模块之间执 行数据处理或代码执 行； R语言/FPGA专用接口模块包括R语言接口单元、 代码分析/数据分类单元和FP GA接口单 元， 其中， R语言/FPGA专用接口模块从R语言处理单元接收代码和数据， 并且在由硬件组成的 FPGA处理模块中对要处 理的代码和数据进行分类， 并将其传送给 FPGA处理模块； R语言接口单元用于将从R语言处理设备接收的代码和数据发送到代码分析/数据分类 单元； 代码分析/数据分类单元用于分析从R语言接口单元输入的基于R语言的输入数据， 对 输入数据中要对其进行硬件计算的FPGA分类数据进行分类获得 FPGA分类数据； 代码分析/数据分类单元将FPGA分类数据传送到FPGA接口单元， FPGA接 口单元用于将 FPGA分类数据输出到FPGA处 理模块； FPGA处理模块接收从FPGA接口单元输出的FPGA分类数据， 并且执行FPGA操作以处理 FPGA分类数据获得 FPGA处理数据； FPGA处理模块将FPGA处理数据输出到FPGA接口单元， FPGA接口单元接收FPGA处理数据 并将其传输 到代码分析/数据分类单 元； 代码分析/数据分类单元接收与FPGA分类数据的对应的FPGA处理数据， 并将接收到的 FPGA处理数据传送到R语言接口单 元； R语言接口单 元将FPGA处 理数据返回到R语言处 理设备； 所述FPGA处理模块包括卷积处理FPGA， 该卷积处理FPGA连接外部存储器， 外部存储器 用于存储输入特 征谱、 权重参数数据以及卷积处 理FPGA输出的图像处 理结果； 卷积处理FPGA包括： 片上存储器， 其用于存储从外部存储器接收的输入特征谱以及权 重参数数据， 至少包括用于存储输入特征谱的图像存储模块以及用于存储权重参数数据的 权重存储模块； 选择单元， 其用于从片上存储器选择待运算的输入特征谱以及权重参数数据， 并将待 运算的输入特 征谱以及权 重参数数据输入加速核 进行运算； 加速核， 其包括一个以上的N个PE运算单元， 每个PE运算单元包括一个特征缓存、 一个 权重缓存以及一个乘法器， 特 征缓存用于缓存从选择 单元接收的输入特 征； 权重缓存用于缓存从选择 单元接收的权 重参数； 乘法器用于对输入特 征以及权 重参数进行乘法运 算； 选择单元从片上存储器选择卷积运算所需的输入特征以及权重参数， 并将输入特征以 及权重参数分别输入N个PE运 算单元； PE运算单元的乘法器分为一个以上的S个时段进行运算， 在一个时段输入对应于卷积 核一个位置上 的通道维度上的权重参数以及对应于该卷积核的位置的输入特征谱上对应 位置的通道维度上的输入特 征。权　利　要　求　书 1/3 页 2 CN 114663738 A 22.根据权利要求1所述的基于FPGA的聚类算法的加速系统， 其特 征在于， 所述FPGA处 理模块包括统计处 理FPGA； 统计处理FPGA包括平均 值计算单元、 偏差计算单元、 方差计算单元、 解释性功率计算单 元、 四分位数计算单 元和离群值计算单 元， 其中， 平均值计算单 元用于在FPGA分类数据中计算需要统计处 理的统计数据的平均值； 偏差计算单 元用于通过平均值计算单 元的平均值计算偏差； 方差计算单 元用于通过平均值计算单 元的平均值和偏差计算单 元的偏差来计算方差； 复相关系数计算单元用于通过平均值计算单元计算出的平均值和方差计算单元计算 出的方差进行回归分析， 以计算出复相关系数； 四分位数计算单元用于对 统计数据进行排序， 以计算与对齐之后的25 ％， 50％， 75％和 100％中的每 个百分位数相对应的四分位数； 离群值计算单元用于使用统计数据和四分位值的四分位距来计算与离群值相对应的 FPGA处理数据。 3.根据权利要求2所述的基于FPGA的聚类算法的加速系统， 其特征在于， 所述复相关系 数的值域[0,1]。 4.根据权利要求2所述的基于FPGA的聚类算法的加速系统， 其特征在于， 所述 四分位数 指的是按 大小顺序排列数据并将累积百分比除以四而获得的每个点相对应的值， 第一四分 位数是与 25％的累积百分比相对应的分数， 第二四分位数是与50％的累积百分比相对应的 分数， 第三四分位数 是75％， 第四 四分位数 是100％的分数。 5.根据权利要求2所述的基于FPGA的聚类算法的加速系统， 其特征在于， 所述离群值计 算单元用于使用统计数据和四分位值的四分位距来计算与离群值相对应的FPGA处理数据 包括： 计算离群值， 最小离群值为Q1 ‑k(Q3‑Q1)， 其中， Q1为第一四分位数， Q3为第三四分位 数； 最大离群值 为Q3+k(Q3‑Q1)， 其中， Q1为第一四分位数， Q3为第三四分位数； k为1.5； 保留最小离群值与最大离群值之间的统计数据作为FPGA处 理数据。 6.根据权利要求2所述的基于FPGA的聚类算法的加速系统， 其特征在于， 所述离群值计 算单元用于使用统计数据和四分位值的四分位距来计算与离群值相对应的FPGA处理数据 包括： 计算离群值， 最小离群值为Q1 ‑k(Q3‑Q1)， 其中， Q1为第一四分位数， Q3为第三四分位 数； 最大离群值 为Q3+k(Q3‑Q1)， 其中， Q1为第一四分位数， Q3为第三四分位数； k为1.5； 保留最小离群值与最大离群值之间的统计数据作为FPGA处 理数据。 7.根据权利 要求1所述的基于FP GA的聚类算法的加速系统， 其特征在于， 所述FP GA处理 模块包括搜索处 理FPGA； 所述搜索处 理FPG包括搜索分布式处 理单元和多个搜索单 元， 其中， 搜索分配处理单元用于在FPG分类数据中分配并执行需要搜索处理的搜索数据； 搜索权　利　要　求　书 2/3 页 3 CN 114663738 A 3